我基于QUARTUS FPGA 逻辑分析仪的试验和结论

痛苦的滋味

自己一直想有个LA,逻辑分析仪。正好手里买了ALTERA CYCLONE EP1C6Q240C8试验版，就仿照SIGNALTAP试了一下。



板上时钟是50MHZ,我按照40M时钟写的VHDL,采样时钟也就是40m to 100k,能实现多极触发，高级逻辑触发，循环采样，片段采样。其实也能实现延时触发，要在写个移位寄存器，可惜我没写。电路很简单。我估计采样频率到80兆该可以的。可以用琪内部PLL倍频主时钟。因为我发现我的板子最大采样深度只达16k,就主要用1m采样。



用串口33.6K试验了，可行。



结论，1）依靠QUARTUS的SIGNALTAP确实能实现LA，我没用过真正的LA,望有经验者说说主要差距。

      2）感觉采样深度不够，我分析bp机开机的SPI通信，数据量不够。

      3）有单独的SIGNALTAP可使用，不必安装QUARTUS.