五个步骤，教您设计出最佳ADC前端！（转）

脑经急转弯

现代通信系统和测试设备常常需要尽快地将模拟信号数字化，以便在数字域中完成信号处理。但是，为模数转换器(ADC)设计变压器前端电路很有挑战性，特别是在高中频（IF）的系统中。ADI工程师Rob Reeder的这篇文章总结了5 个设计步骤，以帮助开发出最佳的ADC 前端。
（本文转自ADI亚德诺半导体中文技术论坛：https://ezchina.analog.com/message/23487#23487）

Rob Reeder给出的这5 个步骤包括：

1、了解系统和设计要求；

2、确定ADC 的输入阻抗；

3、确定ADC 的基本性能；

4、选择变压器及与负载匹配的无源元件；

5、对设计进行基准测试。


这种设计方法简单、快捷，可以在任何应用中获得理想的性能。


第一个步骤听起很简单，但很重要，因为仅需知道特殊应用的要求就能减少迭代次数，并一开始就可以选择合适的元件，快速实现想要的性能。应该列出包括每个设计要求的清单，并设定想要的性能指标边界值，这样便能很快选好ADC 和变压器。

例如，假设某个应用要求采样率为61.44Msps，以在中心频率为110MHz 的20MHz 带宽(100~120MHz)上捕获输入信号。高于72dB 的信噪比(SNR)意味着需要使用14b ADC 来实现所需的SNR 性能。每个通道的功耗都应低于500mW。咱们的14b、80Msps AD9246 ADC 能满足这些系统级性能要求，它的工作电压为1.8~3.3V，具有宽带宽和功耗低特性。



本例的ADC 输入为110MHz IF 信号(带宽为20MHz)，采样率为61.44Msps。由于输入信号的带宽比较窄(1 个乃奎斯特带宽)，所以这里采用谐振匹配技术。这种匹配技术提供的带宽较窄，但在给定的频率范围内匹配性能非常好。这种技术通常要求在模拟输入上增加额外的电感或铁氧体磁珠，以便去除从ADC 输入级看到的寄生电容。如果所感兴趣的IF 位于基带(第一个乃奎斯特带宽)上，可以采用简单的RC 网络构造低通滤波器。


第二个步骤是确定ADC 的输入阻抗（图1）。


图1 ：ADC 的内部输入阻抗可以被看作一个电阻和一个电容的并联结构


AD9246 器件是一个不带缓冲或开关电容型ADC，因此输入阻抗是时变的，随模拟输入的频率而改变。为确定器件的输入阻抗，请参考AD9246 的产品数据表。借助产品数据表找到110MHz 跟踪模式下测得的阻抗就可以了。在本例中，ADC 内部输入负载等效于一个6.9kΩ差分电阻与一个4pF 电容的并联。最好与ADC 的追踪模式相匹配，因为此时ADC 正在采样。


第三个步骤是确定ADC 的基本性能，以便在设法优化所有设计参数之前，更好地理解ADC是如何工作的。为建立这个基准，采用处于缺省状态下的评估板。产品数据手册上的ADC 特性很可能就是以这种方法来确定的。

在第三个步骤中首先收集性能参数，得到72dB 的SNR 以及82.7dBc 的无杂波动态范围(SFDR)。这些值与数据手册的参数很接近。请注意，应该使用高性能信号发生器和滤波器进行特性测量，以便在测试的时候去除任何信号发生器的谐波和杂波成份。


然后去掉滤波器，重新将ADC 评估板连接到测试信号发生器。应该重新调节信号发生器的输出电平(在本例中的电平为+14dBm)并记录下来，以收集驱动数目。输入频率的扫频应该具有足够带宽，以观察带宽平滑度的改变，得到-3dB 点。在本例子中，前端缺省配置带有简单的RC 滤波器，使通带平滑度达到1.2dB，带宽约100MHz。


采集到该数据后，就可以作决定了。对72dB SNR 和83dBc SFDR 要求，使用抗混淆滤波器(AAF)对提高防伪波性能及使信号谐波保持在低水平很重要。然而，仍然没有解决输入驱动和通带平滑度问题。缺省评估板上的AAF 对感兴趣通带的衰减很快。由于并联电感对感兴趣频率的衰减要小，在通带之外的滚降更好，所以使用一个简单的并联电感会有帮助。对于输入驱动，考虑用1:4 变压器使ADC 达到全量程，这样将使信号提高+6dB，更进一步降低了输入驱动要求。最后，应该用矢量网络分析仪(VNA)测量输入阻抗和VSWR。调节到感兴趣频率，观察输入匹配得如何。在本例中，在110MHz 下测得35Ω，得到VSWR 为1.44:1。


第四步是选择变压器和无源元件，使其与负载阻抗匹配。变压器和R、L 的元件值都必须与负载相匹配，并构建一个能使ADC 和次级变压器之间的总体性能达到期望值的新的AAF（图2）。



图2：在这个ADC 前端原理框图中，电阻和电感的值必须与负载相匹配


经验和试验这时可以发挥作用。由于不同变压器的性能差异非常大，所以选择变压器不是一件容易的事。在对变压器进行了测量并清楚其性能之后，选择了本例所示的变压器。一般来说，选择相位平衡特性良好的变压器很重要。本例应用的带宽窄，要求的输入驱动电压低，因此采用了常见的1:4 阻抗比变压器。


选择ADC 变压器的一些简单原则包括仔细查看技术参数。例如，应该仔细比较反射损耗、插入损耗，以及相位和幅度不平衡等技术参数。如果数据表没有给出这些参数，可向制造商索要，或者用矢量分析仪测量。是选择标准磁量耦合变压器还是不平衡变压器取决于能否满足带宽要求。标准变压器的带宽一般不高于1GHz，而不平衡变压器的带宽则要大得多。



请注意，端接可能在初级和次级都需要，但本例为尽量减小元件数量，只进行了次级端接。根据具体应用，在初级和次级都进行端接可能更合理。


在模拟输入端应串联一个阻值为15~50Ω的电阻。本例采用两个33Ω电阻，目的是限制非缓冲ADC 对模拟输入端的反向电荷注入量，这也有助于根据前一级定义源阻抗。在90%的情况下，可以使用33Ω，但在某些情况下，改变这个值可小幅提高性能。




最后一步计算变压器次级的差分端接。计算结果表明，次级差分端接从小于251Ω开始比较好。理想1:4 阻抗比变压器一般采用200Ω的端接电阻。开始计算时，使用给定中心频率下的反射损耗量来计算实际特性阻抗(Z0)。





当选择变压器时，请记住各种变压器的差异很大，而比较不同元件的最佳方法是充分了解变压器的性能参数。如果没有性能参数，可以从制造商处索要。请记住，高IF 设计对变压器相位平衡的影响可能很灵敏。IF 非常高的设计可能需要两个变压器或平衡不平衡变压器来以抑制偶次谐波畸变。



选择ADC 时要确定是选择缓冲ADC 还是非缓冲ADC。非缓冲ADC 或开关电容型ADC 具有时变输入阻抗，在高IF 情况下更难设计。如果使用非缓冲ADC，任何情况下都应以跟踪模式进行输入匹配，并利用制造商网站上的输入阻抗表。虽然缓冲ADC 比非缓冲ADC 的功耗大，但缓冲ADC 往往更容易设计，即使在高IF 情况下也同样容易设计。当计算R和L 值的时候，请记住这是一个好的开始。但并不是所有应用的布局和寄生参数值都相同，因此可能还需要一些设计反复，以最终确定特定应用的性能要求。