请教FPGA在综合时哪些东西会被优化掉

张衍波

近期在做项目的时候遇到为了节省资源一些Module需要挖掉，但是手动去挖掉接线又太过繁琐，
需要一根一根检查后续模块default值的设定，上百根的信号实在抓狂。

于是就想是不是可以合理利用一下优化，
比如把Module的reset_n接0，让整个Module一直处在reset状态，然后被综合器优化掉（不确定）。

所以请教大家综合器在什么条件下会把逻辑优化掉？
比如 output floating，input const value之类的