2011电子设计大赛简易数字信号传输性能分析仪（E 题）

姜虎—中神通

【本科组】

一、任务

设计一个简易数字信号传输性能分析仪，实现数字信号传输性能测试；同时，设计三个低通滤波器和一个伪随机信号发生器用来模拟传输信道。

简易数字信号传输性能分析仪的框图如图 1 所示。图中，V1 和  V1-clock 是数字信号发生器产生的数字信号和相应的时钟信号；V2是经过滤波器滤波后的输出信号；V3是伪随机信号发生器产生的伪随机信号；V2a是 V2信号与经过电容 C的 V3 信号之和，作为数字信号分析电路的输入信号；  V4 和 V4-syn 是数字信号分析电路输出的信号和提取的同步信号。

二、要求

1．基本要求

图 1        简易数字信号传输性能分析仪框图

（1）设计并制作一个数字信号发生器：

a）数字信号 V1为

b）数据率为 10~100kbps，按 10kbps 步进可调。数据率误差绝对值不大于 1％；

c）输出信号为 TTL 电平。

（2）设计三个低通滤波器，用来模拟传输信道的幅频特性：

a）每个滤波器带外衰减不少于 40dB/十倍频程；

b）三个滤波器的截止频率分别为 100kHz、200kHz、500kHz，截止频

率误差绝对值不大于 10％；

c）滤波器的通带增益 AF在 0.2~4.0 范围内可调。

（3）设计一个伪随机信号发生器用来模拟信道噪声：

a）伪随机信号 V3为的 m 序列；

b）数据率为 10Mbps，误差绝对值不大于 1％；

c）输出信号峰峰值为 100mV，误差绝对值不大于 10%        。

（4）利用数字信号发生器产生的时钟信号 V1-clock 进行同步，显示数字信号V2a的信号眼图，并测试眼幅度。

2．发挥部分

（1）要求数字信号发生器输出的 V1采用曼彻斯特编码。

（2）要求数字信号分析电路能从 V2a 中提取同步信号 V4-syn 并输出；同时，

利用所提取的同步信号 V4-syn 进行同步，正确显示数字信号 V2a的信号

眼图。

（3）要求伪随机信号发生器输出信号        V3幅度可调， V3的峰峰值范围为

100mV~TTL 电平。

（4）改进数字信号分析电路，在尽量低的信噪比下能从        V2a        中提取同步信

号 V4-syn，并正确显示 V2a 的信号眼图。

（5）其他。

三、说明

1、在完成基本要求时，数字信号发生器的时钟信号 V1-clock 送给数字信号分

析电路（图 1 中开关 S 闭合）；而在完成发挥部分时，V1-clock 不允许送给

数字信号分析电路（开关 S 断开）。

2、要求数字信号发生器和数字信号分析电路各自制作一块电路板。

3、要求 V1、V1-clock、V2、V2a、V3 和  V4-syn 信号预留测试端口。

4、基本要求（1）和（3）中的两个 m 序列，根据所给定的特征多项式 f x1( )

和 f x2( ) ，采用线性移位寄存器发生器来产生。

5、基本要求（2）的低通滤波器要求使用模拟电路实现。

6、眼图显示可以使用示波器，也可以使用自制的显示装置。

7、发挥部分（4）要求的“尽量低的信噪比”，即在保证能正确提取同步信

号 V4-syn 前提下，尽量提高伪随机信号 V3的峰峰值，使其达到最大，此

时数字信号分析电路的输入信号 V2a信噪比为允许的最低信噪比。