<?xml version="1.0" encoding="utf-8"?>
<rss version="2.0">
  <channel>
    <title>中科因仑“3+1”工程特种兵精英论坛 - FPGA/CPLD</title>
    <link>http://bbs.enlern.com/forum-54-1.html</link>
    <description>Latest 20 threads of FPGA/CPLD</description>
    <copyright>Copyright(C) 中科因仑“3+1”工程特种兵精英论坛</copyright>
    <generator>Discuz! Board by Comsenz Inc.</generator>
    <lastBuildDate>Mon, 11 May 2026 08:09:43 +0000</lastBuildDate>
    <ttl>60</ttl>
    <image>
      <url>http://bbs.enlern.com/static/image/common/logo_88_31.gif</url>
      <title>中科因仑“3+1”工程特种兵精英论坛</title>
      <link>http://bbs.enlern.com/</link>
    </image>
    <item>
      <title>uC_OS-II在SOPC中应用实例</title>
      <link>http://bbs.enlern.com/thread-6201-1-1.html</link>
      <description><![CDATA[uC_OS-II在SOPC中应用实例，可以参考一下。
1、
2、
3、]]></description>
      <category>FPGA/CPLD</category>
      <author>Fade_time</author>
      <pubDate>Thu, 27 Feb 2014 11:55:41 +0000</pubDate>
    </item>
    <item>
      <title>Verilog 语言和VHDL 语言的对应程序</title>
      <link>http://bbs.enlern.com/thread-6191-1-1.html</link>
      <description><![CDATA[这是因仑工作室EN-DMCU单片机开发系统中CPLD学习板的一些实验，既有Verilog HDL语言，也有与其对照的VHDl语言，最终实现的功能是一样的，大家可以参考一下，观察两种语法的不同。
    Verilog HDL语言部分：
        
    VHDL语言部分：
        
 ...]]></description>
      <category>FPGA/CPLD</category>
      <author>Fade_time</author>
      <pubDate>Fri, 21 Feb 2014 02:37:53 +0000</pubDate>
    </item>
    <item>
      <title>CPLD仿真测试（VHDL）</title>
      <link>http://bbs.enlern.com/thread-6190-1-1.html</link>
      <description><![CDATA[软件环境：Quartus II 7.2
   源程序：
   视频录制：由于文件太大，这里压缩为14个分卷，下载在同一文件下后解压即可。
   1、
   2、
   3、
   4、
   5、
   6、
   7、
   8、
   9、
   10、
   11、
   12、
   13、
   14、
 ...]]></description>
      <category>FPGA/CPLD</category>
      <author>Fade_time</author>
      <pubDate>Fri, 21 Feb 2014 02:30:26 +0000</pubDate>
    </item>
    <item>
      <title>NIOS II 开发常见问题</title>
      <link>http://bbs.enlern.com/thread-6185-1-1.html</link>
      <description><![CDATA[1. 怎样在TCL脚本分配管脚 source .tcl 有点问题：
   # source stratix_pin_assign.tcl
   couldn\'t read file \&quot;stratix_pin_assign.tcl\&quot;: no such file or directory
   答： From the Tools menu select Tcl s cripts, and then from the project folder choose the  ...]]></description>
      <category>FPGA/CPLD</category>
      <author>Fade_time</author>
      <pubDate>Thu, 20 Feb 2014 03:51:21 +0000</pubDate>
    </item>
    <item>
      <title>Verilog中阻塞与非阻塞式赋值解惑</title>
      <link>http://bbs.enlern.com/thread-6184-1-1.html</link>
      <description><![CDATA[Verilog中阻塞与非阻塞式赋值是比较让初学者难以理解的两种赋值方式，今天我就来谈一谈它们之间的区别：使用过VHDL的朋友都知道，VHDL中信号使用非阻塞式 ，而变量类似于阻塞赋值。    阻塞式过程赋值与非阻塞式过程赋值在Verilog中表示如下：
    c = a &amp; b; 阻塞 ...]]></description>
      <category>FPGA/CPLD</category>
      <author>Fade_time</author>
      <pubDate>Thu, 20 Feb 2014 03:06:41 +0000</pubDate>
    </item>
    <item>
      <title>关于WIN7下安装Quartus II和Nios II编译的问题</title>
      <link>http://bbs.enlern.com/thread-5855-1-1.html</link>
      <description><![CDATA[在Win7下安装使用Altera套件。QuartusII在Win7下可以正常安装和使用，但NiosII IDE在编译工程时出现了一些错误。上网搜过解决方法，但一直没整好，后来还是换回XP，这个问题就不了了之了...    前几天无意中又想起了这个问题，于是就继续搜寻解决办法。
    NiosII  ...]]></description>
      <category>FPGA/CPLD</category>
      <author>Fade_time</author>
      <pubDate>Fri, 13 Sep 2013 09:56:06 +0000</pubDate>
    </item>
    <item>
      <title>FPGA学习（软件部分）</title>
      <link>http://bbs.enlern.com/thread-5846-1-1.html</link>
      <description><![CDATA[]]></description>
      <category>FPGA/CPLD</category>
      <author>Fade_time</author>
      <pubDate>Fri, 09 Aug 2013 08:19:35 +0000</pubDate>
    </item>
    <item>
      <title>ALTERA的真人指导官方培训</title>
      <link>http://bbs.enlern.com/thread-5833-1-1.html</link>
      <description><![CDATA[ALTERA公司的真人指导官方培训，参考学习。
1、【仿真NIOSII系统】

2、【使用DMA】

3、【Cross probing工具】

4、【DSE工具】

5、【hardcopy工具】

6、【Modelsim Altera仿真】

7、【NIOS IDE】

8、【NIOS II 调试】

9、【NIOSII C2H加速器】

10、【NIOS编译运 ...]]></description>
      <category>FPGA/CPLD</category>
      <author>Fade_time</author>
      <pubDate>Fri, 26 Jul 2013 04:20:06 +0000</pubDate>
    </item>
    <item>
      <title>Nios_II_软件开发文档（转载）</title>
      <link>http://bbs.enlern.com/thread-5832-1-1.html</link>
      <description><![CDATA[Nios_II_软件的开发设计文档，介绍了Nios II软件设计的一些技巧，很实用！]]></description>
      <category>FPGA/CPLD</category>
      <author>Fade_time</author>
      <pubDate>Fri, 26 Jul 2013 03:18:26 +0000</pubDate>
    </item>
    <item>
      <title>全国大学生电子设计竞赛“ALTERA杯”EDA/SOPC专项设计竞赛培训教材</title>
      <link>http://bbs.enlern.com/thread-5810-1-1.html</link>
      <description><![CDATA[]]></description>
      <category>FPGA/CPLD</category>
      <author>Fade_time</author>
      <pubDate>Mon, 01 Jul 2013 09:06:06 +0000</pubDate>
    </item>
    <item>
      <title>基于QuantusII和NiosII的SOPC实例</title>
      <link>http://bbs.enlern.com/thread-5809-1-1.html</link>
      <description><![CDATA[]]></description>
      <category>FPGA/CPLD</category>
      <author>Fade_time</author>
      <pubDate>Mon, 01 Jul 2013 08:51:22 +0000</pubDate>
    </item>
    <item>
      <title>NIOS II常用函数整理</title>
      <link>http://bbs.enlern.com/thread-5808-1-1.html</link>
      <description><![CDATA[IO操作函数

函数原型：IORD(BASE, REGNUM) 
输入参数：BASE为寄存器的基地址，REGNUM为寄存器的偏移量
函数说明：从基地址为BASE的设备中读取寄存器中偏移量为REGNUM的单元里面的值。寄存器的值在地址总线的范围之内。
返回值：  －

函数原型：IOWR(BASE, REGNUM, DAT ...]]></description>
      <category>FPGA/CPLD</category>
      <author>Fade_time</author>
      <pubDate>Mon, 01 Jul 2013 08:45:08 +0000</pubDate>
    </item>
    <item>
      <title>玩转FPGA（转载）</title>
      <link>http://bbs.enlern.com/thread-5805-1-1.html</link>
      <description><![CDATA[挺不错的文章，FPGA学习中需要注意的问题，以及小细节，很实用！]]></description>
      <category>FPGA/CPLD</category>
      <author>Fade_time</author>
      <pubDate>Wed, 26 Jun 2013 07:12:09 +0000</pubDate>
    </item>
    <item>
      <title>FPGA学习的一些误区</title>
      <link>http://bbs.enlern.com/thread-5788-1-1.html</link>
      <description><![CDATA[我常年担任多个有关FPGA学习研讨的QQ群管理员，长期以来很多新入群的菜鸟们总是在重复的问一些非常简单但是又让新手困惑不解的问题。作为管理员经常要给这些菜鸟们普及基础知识，但是非常不幸的是很多菜鸟怀着一种浮躁的心态来学习FPGA，总是急于求成。再加上国内大量有 ...]]></description>
      <category>FPGA/CPLD</category>
      <author>李大许</author>
      <pubDate>Thu, 13 Jun 2013 07:48:04 +0000</pubDate>
    </item>
    <item>
      <title>FPGA Verilog HDL系列实例（超经典，强烈推荐）</title>
      <link>http://bbs.enlern.com/thread-5630-1-1.html</link>
      <description><![CDATA[FPGA Verilog HDL系列实例，25个示例，详细讲述Verilog HDL语言的用法和FPGA的设计历程，强烈推荐！]]></description>
      <category>FPGA/CPLD</category>
      <author>Fade_time</author>
      <pubDate>Mon, 20 May 2013 03:37:01 +0000</pubDate>
    </item>
    <item>
      <title>收藏的CPLD的一些资料（持续更新。。。）</title>
      <link>http://bbs.enlern.com/thread-5568-1-1.html</link>
      <description><![CDATA[这是学习CPLD时收集的一些文档资料，欢迎下载！

1、CPLD及其应用教案



2、CPLD及其应用习题


3、FPGA实验指导书（CPLD部分）


4、CPLD及其应用实践指导书






5、Xilinx公司的CPLD开发资料





6、VHDL语言的一些实用程序



7、VHDL编程心得


8、Verilog的实 ...]]></description>
      <category>FPGA/CPLD</category>
      <author>Fade_time</author>
      <pubDate>Wed, 15 May 2013 02:00:27 +0000</pubDate>
    </item>
    <item>
      <title>因仑工作室EPM240学习板的的硬件结构和使用说明</title>
      <link>http://bbs.enlern.com/thread-5565-1-1.html</link>
      <description><![CDATA[一、EPM240学习板硬件结构
       1、学习板介绍
        EPM240学习板是因仑公司EN-DMCU多功能开发系统中一块FPGA/CPLD入门级学习板，该学习板与MCU多功能学习板主板配套使用，可以充分利用主板上的硬件资源。        图1-1-1和图1-1-2是整板系统的资源分布图，从图中 ...]]></description>
      <category>FPGA/CPLD</category>
      <author>Fade_time</author>
      <pubDate>Mon, 13 May 2013 03:45:44 +0000</pubDate>
    </item>
    <item>
      <title>FPGA入门之我见</title>
      <link>http://bbs.enlern.com/thread-5558-1-1.html</link>
      <description><![CDATA[FPGA入门的一些见解，可以看看，挺不错。]]></description>
      <category>FPGA/CPLD</category>
      <author>Fade_time</author>
      <pubDate>Thu, 09 May 2013 11:11:00 +0000</pubDate>
    </item>
    <item>
      <title>Cyclone II FPGA 入门开发套件用户指南</title>
      <link>http://bbs.enlern.com/thread-5425-1-1.html</link>
      <description><![CDATA[Altera 公司的的DE系列入门开发套件，很好很强大！]]></description>
      <category>FPGA/CPLD</category>
      <author>Fade_time</author>
      <pubDate>Thu, 02 May 2013 08:17:06 +0000</pubDate>
    </item>
  </channel>
</rss>