中科因仑“3+1”工程特种兵精英论坛

标题: 因仑工作室EPM240学习板的的硬件结构和使用说明 [打印本页]

作者: Fade_time 时间: 2013-5-13 11:45
标题: 因仑工作室EPM240学习板的的硬件结构和使用说明
本帖最后由 Fade_time 于 2014-3-24 10:11 编辑

一、EPM240学习板硬件结构
1、学习板介绍
EPM240学习板是因仑公司EN-DMCU多功能开发系统中一块FPGA/CPLD入门级学习板，该学习板与MCU多功能学习板主板配套使用，可以充分利用主板上的硬件资源。

图1-1-1和图1-1-2是整板系统的资源分布图，从图中可以清楚地看到EPM2400/570学习板上的接口资源。

其中EPM240可以和EPM570芯片可以互换，且此学习板需与MCU多功能学习板板配套使用。

[attach]14[/attach]

图1-1-1 EPM240/570学习板顶层资源分布

[attach]520[/attach]

图1-1-2 EPM240/570学习板底层资源分布

2、基本配置

（1）主芯片使用的是 Altera公司的MAX II系列EPM240T100C5，该芯片有240个逻辑单元，等效宏单元192个，资源比较丰富，内有8Kbit Flash的存储空间。

MAX II系列和上一代MAX产品相比，成本降低了一半，功耗只有其1/10，同时保持MAX系列原有的瞬态启动、单芯片、非易失性和易用性。新的系列器件容量翻了两番，性能是上一代MAX CPLD的两倍多，使消费类、通信、工业和计算机产品的设计者能够采用MAX II系列器件代替昂贵和不够灵活的小型ASIC和ASSP。

MAX II系列器件的主要特征：

①成本优化的架构：新型MAX II CPLD架构包括基于LUT的LAB阵列、非易失性Flash存储模块和JTAG控制电路。

②低功耗：MAX II器件是动态功耗较低的CPLD。

③高性能：MAX II器件支持高达300MHz的内部时钟，可为用户提供更高的系统级性能。通过改善布线结构管脚间的延时与**同容量的CPLD相比大大降低，目前降低到3.6ns。MAX II系列管脚与管脚之间的最大延时见表1-2-1，其中 tPD1为最大距离管脚之间的延迟时间（即对角上的管脚之间）， tPD2为最小距离管脚的延迟时间（即相邻的管脚之间）。

表1-2-1 MAX II系列管脚与管脚之间的最大延时

[attach]15[/attach]

④用户Flash存储器：MAX II CPLD内的用户Flash存储器是一个大小为8Kbit、用户可访问且可编程的Flash存储器块，可用于用户自己定义的数据。

⑤实时在系统可编程能力（ISP）：MAX II器件支持实时在系统可编程。

⑥灵活的多电压内核：MAX II架构支持MultiVolt，允许器件在1.8V、2.5V或3.3V电压环境下工作。

⑦JATG翻译器：MAX II CPLD具有一种被称为JATG翻译器的功能，这种功能允许通过MAX II器件执行定制的JTAG指令，配置不兼容JTAG协议的器件，从而简化了单板管理。

⑧I/O能力：MAX II CPLD的I/O能力加强了其易用性和系统集成能力。表1-2-2列出了MAX II器件支持的I/O标准。

表1-2-2 MAX II的I/O标准

[attach]16[/attach]

表1-2-3 MAX II的I/O特性及其优势

[attach]17[/attach]

（2）时钟采用内部震荡时钟，在多功能学习板上还配置的有20MHz的同步时钟模块，可以方面的为EPM240学习板提供外部时钟源。

（3）采用JTAG下载方式，即通过Altera USB Blaster下载板或USB Balster标准十芯下载线下载，下载说明请参考使用说明书。

（4）共有80个外部扩展接口，通过铜柱和MCU多功能学习板进行连接，由多功能学习板为EPM240学习板提供5V，3.3V电源，且超多的外部接口可以充分利用多功能学习板上的各种资源，自由化的连接，使用起来非常方便。

3、管脚分配

CPLD的I/O口很多，如何合理的分配使用，就需要设计者在设计之前将各I/O功能进行合理的划分，其中不但要考虑I/O电压的设置，还要考虑特殊管脚的使用。

CPLD器件EPM240T100C5的I/O口有100个，在该学习板上除了电源、地与JTAG下载接口外，其余的I/O口全部外接，这里学习板采用的是3.3V的电源供电。

EPM240学习板上各管脚分配如下：

（1）JTAG接口：

采用十芯标准的JTAG标准接口，可以直接烧写在CPLD器件内的FLASH寄存器中。

[attach]19[/attach]

表1-3-1

（2）电源管脚：

[attach]18[/attach]

表1-3-2 （3）外部扩展引脚：

[attach]20[/attach]

[attach]21[/attach]

表1-3-3

作者: Fade_time 时间: 2013-5-15 11:08
本帖最后由 Fade_time 于 2013-5-15 11:15 编辑

二、EPM240学习板使用说明
1、软件开发平台
（1）Quartus II

Quartus II是Altera公司推出的CPLD/FPGA开发工具，Quartus II提供了完全集成且与电路结构无关的开发包环境，具有数字逻辑设计的全部特性。其中包括：可利用原理图、结构框图、VerilogHDL、AHDL和VHDL完成硬件电路描述，并将其保存为设计实体文件；芯片（电路）平面布局连线编辑； LogicLock增量设计方法，用户可建立并优化系统，然后添加对原始系统的性能影响较小或无影响的后续模块。

利用 Quartus II 软件的开发流程可概括为以下几步：设计输入、设计编译、设计时序分析、设计仿真和器件编程。该软件还包括以下特性：

【1】功能强大的逻辑综合工具；

【2】完备的电路功能仿真与时序逻辑仿真工具；

【3】定时/时序分析与关键路径延时分析；

【4】可使用SignalTap II逻辑分析工具进行嵌入式的逻辑分析；

【5】支持软件源文件的添加和创建，并将它们链接起来生成编程文件；

【6】使用组合编译方式可一次完成整体设计流程；

【7】自动定位编译错误；

【8】高效的期间编程与验证工具；

【9】可读入标准的EDIF网表文件、VHDL网表文件和Verilog网表文件；

【10】能生成第三方EDA软件使用的VHDL网表文件和Verilog网表文件。

   附件：
         1、Quartus II软件安装流程
               [attach]47[/attach]
               [attach]48[/attach]
               [attach]49[/attach]
         2、Quartus II软件开发环境介绍
               [attach]50[/attach]
               [attach]51[/attach]
   （2）  Modelsim SE

Modelsim仿真工具是Model公司开发的。它支持Verilog、VHDL以及他们的混合仿真，它可以将整个程序分步执行，使设计者直接看到他的程序下一步要执行的语句，而且在程序执行的任何步骤任何时刻都可以查看任意变量的当前值，可在Dataflow窗口查看某一单元或模块的输入输出的连续变化等，比Quartus II自带的仿真器功能强大的多，是目前业界最通用的仿真器一。

      附件：
            1、软件安装与仿真
               [attach]52[/attach]
               [attach]53[/attach]
   2、USB-Blaster使用说明
   （1）驱动程序安装
      除了加电之外，为了让EPM240学习板正常进行开发工作，还需要在PC上安装USB-Blaster 电缆的驱动程序以支持PC 端的开发软件，如Quartus II、Nios II IDE等。

安装环境相关说明：

开发软件：Quartus II 7.2

开发平台：Windows XP SP3

[attach]54[/attach]

驱动安装步骤：[attach]55[/attach]
（2）驱动之疑难解答

问1：USB-Blaster 8.0 的驱动在Quartus II 7.2 下无法正常工作？

答：是的，如果想同时安装Quartus II 7.2 和8.0，必须使用7.2 的Altera USB-Blaster 驱动。

问2：驱动无法在X64 环境下使用?

答：这是因为Altera 公司的驱动未加数字签名，而Windows Vista x64 不允许加载未加数字签名的驱动；如果使用的是Windows XP x64 环境，可以尝试使用USB-Blaster 7.2 的驱动。

问3：更换Quartus 版本无法安装USB-Blaster Driver 驱动，提示“名称已用作服务名或服务显示名”?

答：windows 设备管理器中的驱动卸载操作卸不干净，必须手动在注册表中删除服务，之后重新安装。

问4：更换Quartus 版本无法安装USB-Blaster Driver 驱动，提示“找不到文件”?