中科因仑“3+1”工程特种兵精英论坛

标题: 《FPGA设计高级技巧》全系列讲述 [打印本页]

作者: leixiaofeng 时间: 2015-6-2 17:57
标题: 《FPGA设计高级技巧》全系列讲述
每组存储单元都由两个存储单元组成用于实现DDR 输入和输出单元使用不同的时钟信
号两个存储单元通过DDR MUX来实现DDR 一般地要求通过DCM来产生DDR的正反沿时
钟信号 IOB的三组存储单元结构示意图如下：
[attach]3646[/attach]

[attach]3645[/attach]

[attach]3647[/attach]

[attach]3648[/attach]

欢迎光临中科因仑“3+1”工程特种兵精英论坛 (http://bbs.enlern.com/)