中科因仑“3+1”工程特种兵精英论坛

标题: 中断处理模式：外部中断处理和内部中断处理的差异性 [打印本页]

作者: leixiaofeng 时间: 2015-5-19 19:08
标题: 中断处理模式：外部中断处理和内部中断处理的差异性
[size=13.63636302948px]在现今SOC[size=13.63636302948px]设计[size=13.63636302948px]中，当周边装置(Peripheral IP)想要和中央[size=13.63636302948px]处理器[size=13.63636302948px](CPU)沟通时，最常使用的机制是透过中断(Interrupt)。周边装置可触发中断给中央处理器，当中央处理器接收到中断后，则可判断是由那个周边装置触发些中断，接着处理相对应的中断处理[size=13.63636302948px]程序[size=13.63636302948px](ISR，Interrupt Service Routine)，藉此达到彼此沟通的目的。
[size=13.63636302948px]而AndesCore?在中断处理方面，共支持两种模式：内部中断处理器(IVIC Mode，Internal Vector Interrupt Controller)和外部中断处理器(EVIC Mode，External Vector Interrupt Controller)。其中最大的差异性，即是中断[size=13.63636302948px]控制器[size=13.63636302948px]所存在的位置。在内部中断处理模式下，AndesCore?本身即设置了一个中断控制器存在于CPU内部，经由此中断控制器来处理相关中断的工作。而在外部中断处理模式下，[size=13.63636302948px]用户[size=13.63636302948px]必须在CPU外部实做一个中断控制器来处理相关中断工作。
[size=13.63636302948px]

[size=13.63636302948px]                   [attach]3297[/attach]
[size=13.63636302948px]

[size=13.63636302948px]
[size=13.63636302948px]

[size=13.63636302948px]                   [attach]3298[/attach]
[size=13.63636302948px]

[size=13.63636302948px]

[size=13.63636302948px]                            [attach]3299[/attach]

欢迎光临中科因仑“3+1”工程特种兵精英论坛 (http://bbs.enlern.com/)